DERWENT-ACC-NO:

1986-201476

DERWENT-WEEK:

198631

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE:

Lead frame for IC with externally forty pin lead-out

lead - has lead stitch parts and eye land parts buried in

insulating substance to prevent deviation NoAbstract Dwg

3/4

PATENT-ASSIGNEE: NEC CORP[NIDE]

PRIORITY-DATA: 1984JP-0256647 (December 5, 1984)

PATENT-FAMILY:

PUB-NO PUB-DATE LA

LANGUAGE PAGES MAIN-

IPC

JP <u>61134044</u> A June 21, 1986 N/A 004 N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP 61134044A

N/A

1984JP-0256647

December 5, 1984

INT-CL (IPC): H01L023/48

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TERMS: LEAD FRAME IC EXTERNAL FORTY PIN LEAD LEAD LEAD STICH PART EYE

LAND PART BURY INSULATE SUBSTANCE PREVENT DEVIATE NOABSTRACT

DERWENT-CLASS: U11

EPI-CODES: U11-D03A;

PAT-NO: JP361134044A

DOCUMENT-IDENTIFIER: JP 61134044 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE:

June 21, 1986

INVENTOR-INFORMATION:

NAME

AKASHI, SHINICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO: JP59256647

APPL-DATE: December 5, 1984

INT-CL (IPC): H01L023/48

US-CL-CURRENT: 257/666, 257/E23.049

ABSTRACT:

PURPOSE: To prevent the slide of the stitch part or the island part by a method wherein the gap between lead stitches of each lead and the gap between

each lead stitch and the island part are fixed by being filled with insulator.

CONSTITUTION: The gap between stitches 5 of each lead and the gap between

the island part 3 and each stitch 5 are previously fixed with an insulator 6 such as epoxy resin or silicon resin. Such a lead frame can be produced by the following method: the insulator 6 such as epoxy resin or silicon resin is cast to the part punched by press out of a base material such as 42 Au or Cu to the patterns of stitches 5 and the island 3; then, the remnant patterns are punched

out by press and plated with Ag at required parts.

COPYRIGHT: (C)1986,JPO&Japio

19 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭61-134044

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)6月21日

H 01 L 23/48

7357-5F

審査請求 未請求 発明の数 1 (全3頁)

⊗発明の名称 半導体装置

②特 頭 昭59-256647

郊出 頤 昭59(1984)12月5日

⑩発 明 者 明 石 進 一

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

99 AB 1

1. 発明の名称 半導体装置

2. 停許請求の範囲

各リードのリードステッチ部間および各リード ステッチ部とアイランド部との間を絶録物に埋込 み固定したことを特徴とする半導体要産。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は集積回路要性(以下、ICという)に関し、特に40ピン以上の外部導出リードを有するICに用いられるリードフレームに関するものである。

(従来の技術)

従来、ICのリードフレームは42合金又は銅 などの無材を一定厚及び巾に圧延した後、所定の パターンにプレス加工等で打ち抜くか又は化学的 にエッチングを行い、しかる後に所定の部分にAg 等のメッキを施している。この場合、Ag 等のメッ キは圧延後に行うこともしばしばである。

ところで40ピン以上の多ピンICでは、リードフレームのステッチ部分はリード間隔が非常に 狭くなっており、高い寸法精度が要求されている。 (発別が解決しようとする問題点)

しかしながら現状では、プレス加工時の歪めるいはエッチング時のマスク不良等のため、ICのポンティングにおいて加熱によるステッチ部に寸法のズレが発生しポンティング不良を引き起すことがしばしばである。

(問題点を解決するための手段)

本発明は、この様な欠点を解決するために、各 リードのノードステッチ部間をおけるアイランド 部とリードステッチ部間を絶縁体で埋め込んだこ とを特徴とするものである。

(吳施例)

図面により本発明の契施例を説明する。第1図 は本発明の一実施例によるリードフレームの平面 図で第2図は第1図の A - A/線化沿った断面図である。

すなわち、あらかじめ各リードのステッチ部5間をよびアイランド部3と各ステッチ部5間をエポキシ樹脂,シリコン樹脂等の絶録物6により固定している。

このようなリードフレームは次の方法で製造できる。すなわち、一定厚及び巾に圧延された42 合金又は銅などの素材を、まず第3図の機に各ステッチ部5及びアイランド部3をパターンとなるようにブレスで打ち抜き、打ち抜いた部分にエポキシ樹脂,シリコン樹脂等の絶験物6を注入する。しかる後に第4図の様に残りのパターンをブレスで打ち抜き、所定の部分にAgメッキを刷す。なか、第1図乃至第4図において、1はリードフレーム外枠,2はアイランドフリ部、4はタイパー部である。

(発明の効果)

以上のとおり、本発別によれば、ステッチ部や アイランド部のズレを防止できる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す平面図、第2図は第1図のAーが機に沿った断面図、第3図をよび第4図は本実施例のリードフレームを製造するためのブレスのパメーン図である。

1…リードフレーム外枠、2…アイランドフリ 部、3…アイランド部、4…タイパー部、5…ス テッチ部、6…本発明の絶験部

代理人 弁理士 內 原





